

# 2022 年 FPGA 创新设计竞赛选题指南

## ——紫光同创

### 一、开发方向

#### 1、基于 RISC-V 处理器的软硬件系统设计

##### ◆ 设计要求

本赛题要求在紫光同创 PGL22G 开发板上设计实现基于 RISC-V 指令集架构的处理器，充分利用板卡硬件资源以提高 CPU 运行性能。鼓励在软件生态上对设计进行适配和支持。

##### ◆ 设计指标

(1) CoreMark 跑分作为测试基准程序，参赛团队可通过优化 CPU 微架构或编译器，以提升跑分结果。依据 CPU 设计复杂度、支持的指令集数和跑分结果综合考量作品。

(2) 加分项：运行操作系统（可以是开源的 RTOS，也可以自行设计）。

(3) 加分项：鼓励移植适配 MicroPython 和 Arduino 进行开发。

(4) 加分项：鼓励自行设计 IDE，集成全套 RISC-V 工具链，实现从 C 语言带汇编链接的全部功能，并实现下载和调试功能。

##### ◆ 作品提交注意事项

提供项目设计报告，至少包含以下内容：

- (1) 硬件设计的完整工程文件和设计报告
- (2) CoreMark 跑分结果和 PPA 等关键技术指标
- (3) 扩展部分的设计报告
- (4) 演示作品

## 2、基于紫光同创 FPGA 的视频色度、亮度提取

### ◆ 设计要求

以紫光同创 FPGA 为核心，对输入的视频画面（可以是网口、HDMI、或者其他视频存储方式）进行色度或者亮度信息的提取，并将视频进行 HDMI 输出，将提取的色度或者亮度信息与视频画面进行完全同步展示，达到如下两个效果之一：

(1) 自制灯条，对视频进行分区，按分区视频四周的色度信息，分区数不低于 256 个（分区数越多越好），让灯条颜色和四周的画面一致，同步变化，达到身临其境的多媒体体验；（可借鉴：电视氛围灯）



(2) 自制灯板，将视频进行分区，分区数不低于 256 个（分区数越多越好），提取每个分区的亮度信息（算法自选：取平均值或最小值等），让视频画面和灯板亮度信息同步展示；（可借鉴：Localdimming 局部背光调节技术）

#### ◆ 设计指标

- (1) 提高视频分区数量
- (2) 尽可能提高视频输入分辨率
- (3) 尽可能降低画面与灯板延迟

#### ◆ 作品提交注意事项

提供项目设计报告，至少包含以下内容：

- (1) 实现原理描述
- (2) 电路原理图以及 PCB 源文件
- (3) 达到的关键技术指标
- (4) RTL 代码、Testbench
- (5) 演示作品

### 3、开放式选题

#### ◆ 设计要求

以紫光同创 PGL22G 开发板作为硬件载体，或者选用紫光同创其它系列产品作为实现主体（需自备）。设计基于有线通信、无线通信、人工智能、三个方向之一的设计，或者三者融合的设计，要求：原创性创新或能解决生活生产中的实际问题。

## ◆ 作品提交注意事项

提供项目设计报告，至少包含以下内容：

- (1) 实现原理描述
- (2) 电路原理图以及 PCB 源文件
- (3) 达到的关键技术指标
- (4) RTL 代码、Testbench
- (5) 演示作品


## 二、考核标准

鼓励创新，根据设计复杂度（包括系统架构、外围接口丰富性等）、实用性、应用范围、商业价值等进行综合评分。

## 三、平台借用

1、初审通过队伍紫光同创提供 PGL22 为核心的开发板（如下）；

2、参赛队伍可采用自制或自备第三方以紫光同创 FPGA 芯片为核心的开发板。



#### 四、竞赛支持

FPGA 紫光同创指导 QQ 群：906793557



为更好的支持参赛选手，除开发板配套的教程和 QQ 群支持以外，紫光同创还将持续更新配套教学视频，部分目录如下：

- 1.1、PDS 开发技巧——从零入门
- 1.2、实战紫光 FPGA——PDS 集成开发环境
- 1.3、PDS 工程仿真技巧——行为仿真
- 1.4、基于 PDS 的在线逻辑分析调试
- 1.5、Logos2 系列 IO 资源介绍
- 1.6、Logos2 系列 ADC 资源介绍
- 1.7、Logos2 系列 Clock 资源介绍
- 1.8、Logos2 系列 Serdes 资源介绍
- 1.9、Logos2 系列硬件设计指南
- • •